计  数  器

    一． 概述

    1．什么是计数器？
    广义地说，计数器是一种能在输入信号作用下依次通过预定状态的时序逻辑电路。
    针对常用的集成电路计数产品而言，可以对其定义如下：
    计数器：是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称作“计数脉冲”。
    计数器中的"数"是用触发器的状态组合来表示的，在计数脉冲作用下使一组触发器的状态依次转换成不同的状态组合来表示数的增加或减少，即可达到计数的目的。计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的“模”。

     2．计数器的种类
    计数器的种类很多，通常有不同的分类方法。

    按其工作方式可分为同步计数器和异步计数器；

    按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；

    按其功能又可分为加法计数器、减法计数器和加/减可逆计数器等。

    3．功能
 
    一般具有计数、保存、清除、预置等功能。

    二． 典型芯片---四位二进制同步可逆计数器T4193
    
    1．T4193的管脚排列图及逻辑符号 
    T4193管脚排列图及逻辑符号分别如图7.23(a)、(b)所示。 
                                         

7.23 T4193的管脚排列图和逻辑符号

    2．引脚功能
    T4193各输入端和输出端的功能如表7.6

表7.6 T4193引线功能

引线名称

功能

输
入
端

Cr
LD
D、C、B、A
CPU
CPD

  清除
  预置控制
  预置初始值
  累加计数脉冲(正脉冲)
  累减计数脉冲(正脉冲)

输
出
端

QD、QC、QB、QA
QCC
QCB

  计数值
  进位输出(负脉冲)
  借位输出(负脉冲)

    3. 功能表
    该计数器能对输入脉冲进行累加或累减计数，其电路功能如表7.7所示。


表7.7 T4193的功能表

                输      入
   Cr   LD    D   C   B   A   CPU   CPD

输    出
QD  QC  QB  QA

   1   d    d   d   d   d    d    d
   0   0    x1  x2   x3  x4    d    d
   0   1    d   d   d   d    ↑       1
   0   1    d   d   d   d    1    ↑

0   0   0   0
x1  x2   x3  x4
累   加   计   数
累   加   计   数


    由表7.7可知，当Cr为高电平时，计数器被清除为“0”；当LD为低电平时，计数器被预置为A、B、C、D端输入的值；当计数脉冲由CPU 端输入时，计数器进行累加计数；当计数脉冲由CPD端输入时，计数器进行累减计数。

    三 ．T4193应用举例
    四位二进制同步可逆计数器T4193的模是16。在实际应用中，可能需要计数器的模小于16或大于16。下面举例介绍用T4193构成任意模计数器的方法。

    1. 构成模小于16的计数器
    通过利用计数器的清除、预置等功能，可以很方便地实现模小于16的计数器。

    例1 用4位二进制同步可逆计数器T4193构成模10加法计数器。

    解 假设计数器的初始状态为Q3Q2Q1Q0=0000，其状态变化序列如下：

0000→0001→0010→0011→0100

↑                        ↓

1001←1000←0111←0110←0101

    根据T4193的功能表,可用图7.24所示逻辑电路实现模10加法器的功能。
                        

图7.24 模10加法计数器逻辑图

    图中，LD和CPD接逻辑1，CPU接计数脉冲CP，T4193工作在累加计数状态。当计数器输出由1001变为1010时，图中与门输出为1，该信号接至清除端Cr，使计数器状态立即变为0000，当下一个计数脉冲到达时，再由0000→0001，继续进行加1计数。

    2. 构成模大于16的计数器

    利用计数器的进位输出或借位输出脉冲作为计数脉冲，将多个4位计数器进行级联后，再恰当地使用预置、清除等功能，便可构成模大于16的任意进制计数器。

    例2  用两片T4193型4位二进制同步可逆计数器构成模(147)10的加法计数器。

    解 设计数器状态变化序列为(0)10～(146)10，当计数器状态由(146)10变为(147)10时，应该令其进入(0)10。因为(147)10 =( 10010011)2，根据T4193的功能，可作出模(147)10 加法计数器的逻辑电路图如图7. 25所示。图中，片Ⅰ和片Ⅱ的CPD端、LD 端均接1，Cr端为清除控制端。计数脉冲由片Ⅰ的CPU端输入，片Ⅰ的进位输出脉冲 QCC经反相后作为片Ⅱ的计数脉冲。工作时先将计数器清零，在计数脉冲到来后，计数器开始加1计数，当计数器的状态Q7Q6Q5Q4Q3Q2Q1Q0=10010011时，产生一个高电平，将计数器清零，实现了模147加法计数。              

图7.25 模147加法计数器逻辑电路图 

↑返回顶部