时序逻辑电路的定义、结构和特点
一、定义
若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。
二、结构
由于时序逻辑电路的输出不仅取决于当时的输入，而且还与电路过去的输入有关，故必须具有记忆功能，以便保存过去的输入信息。因此，它由组合电路和存储电路两部分组成，通过反馈回路将两部分连成一个整体，其一般结构框图如图5.1所示。
图5.1 时序逻辑电路的一般结构
图中，x
1
,…，x
n
为时序逻辑电路的输入信号，又称为组合电路的外部输入信号；Z
1
,…，Z
m
为时序逻辑电路的输出信号，又称为组合电路的外部输出信号；y
1
,… ，y
s
为时序逻辑电路的“状态”，又称为组合电路的内部输入信号；Y
1
,…，Y
r
为时序逻辑电路中的激励信号，又称为组合电路的内部输出信号，它决定电路下一时刻的状态；CP为时钟脉冲信号，它是否存在取决于时序逻辑电路的类型。
时序逻辑电路的状态y
1
,…，y
s
是存储电路对过去输入信号记忆的结果，它随着外部信号的作用而变化。通常将某一时刻的状态称为
“现态”
，
记作y
n
，简记为y；而把在某一现态下，外部信号发生变化时即将到达的新的状态称为
“次态”
，
记作y
(n+1)
。
三、特点
从电路结构可知，时序逻辑电路具有如下
特征
：
※ 电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；
※ 电路中包含反馈回路，通过反馈使电路功能与“时序”相关；
※ 电路的输出由电路当时的输入和状态(过去的输入)共同决定。
↑返回顶部
